

第二章 输入/输出接口 与过程通道

本章主要内容

- 1、基本概念
- 2、I/O接口与总线技术
- 3、模拟量输入通道
- 4、模拟量输出通道
- 5、开关量输入输出通道
- 6、I/O通道抗干扰技术

2.1 基本概念

- 过程通道
- 信号的采样
- 采样定理
- 量化及量化误差

问题：连续信号→离散信号？误差？


1、过程通道

过程通道: 计算机和生产过程之间的信息传送和转换的通道

输入通道: 将被控对象的信号提供给计算机的通道


输出通道: 计算机的控制信号作用于被控对象的通道。

过程通道分为**模拟量输入通道**、**模拟量输出通道**、**开关量输入通道**和**开关量输出通道**。



输入输出通道的组成


采样和量化



计算机控制信号图

2、信号的采样

对于一个连续的信号首先通过**采样开关**，按预定的时间间隔取连续变化信号的瞬间值，形成一系列等间隔的离散信号，再经过A/D转换器将离散信号进行**量化**处理，转换为**时间**上和**幅值**上都离散的数字信号。



计算机控制系统采用离散的采样数据进行处理，模拟控制系统采用连续信号进行控制。计算机控制系统也称为**离散系统**，或**采样数据系统**。

计算机控制中采样形式有：

- **周期采样** 即采样间隔为常数 $t_k - t_{k-1} = T$ ($k=0,1,2,\dots$) T 称为采样周期
- **多阶采样** $t_k - t_{k-r} = \text{常数}$ ($r>1$)
- **随机采样** 即没有固定的采样周期，根据需要选择采样时刻

对连续信号的采样过程可用描述。


$$f^*(t) = f(t) \cdot s(t)$$

其中 $f(t)$ 是连续函数， $s(t)$ 为开关函数， $f^*(t)$ 为采样函数，即 $f(t)$ 在时间上离散以后的值。

设两次开关闭合的间隔时间为 T ，开关闭合的时间为 τ ， $s(t)$ 可用一系列宽度为 τ 的矩形脉冲之和来表示。在采样系统中，一般将 T 称为采样周期， τ 称为采样时间。

由于脉冲宽度 τ 一般远小于采样周期 T ，即 $\tau/T \rightarrow 0$ ，可用单位脉冲函数 $\delta(t)$ 来替代开关脉冲，用单位脉冲序列 $\delta_T(t)$ 替代开关函数 $s(t)$ 。

$$\delta_T(t) = \sum_{n=-\infty}^{+\infty} \delta(t - nT)$$



用脉冲函数代替采样函数，采样过程用公式可表示为：


$$f^*(t) = f(t) \cdot \delta_T(t) = f(t) \cdot \sum_{n=-\infty}^{+\infty} \delta(t - nT)$$

由单位脉冲函数的性质则有：

$$f^*(t) = \sum_{n=-\infty}^{+\infty} f(nT) \cdot \delta(t - nT)$$

在实际应用中，物理上可实现的时间函数 $f(t)$ 当时间为负值时无意义，采样信号可表示为：

$$f^*(t) = \sum_{n=0}^{+\infty} f(nT) \delta(t - nT)$$



3、采样定理

- 采样后的信号跟采样周期 T 的合理选取密切相关，合理地选取采样周期 T 是能否再现 $f(t)$ 的关键。 **T 过大**会造成信息的丢失， **T 过小**带来过多的数据存储和计算，加重计算机的负担。
- **香农定理(Shannon)**证明，对具有有限频谱的连续函数（频带为 $-\omega_{\max} \leq \omega \leq \omega_{\max}$ ）进行采样，仅当采样频率 $\omega_s \geq 2\omega_{\max}$ 时，采样函数能不失真地恢复到原函数。其中 $\omega_{\max}$ 为输入信号所含的最高频率。

采样定理为数字系统（包括数字通讯、数字信号处理和数字控制等）采样周期的选择提供了理论依据，给出了**采样周期的上限**。在实际应用中采样周期的选择要考虑以下因素：


- 被控对象的**动态特性**；
- 加于生产过程的**扰动程度**；
- 所采用的**控制方式和执行机构的类型**；
- 被控对象所要求的**控制品质指标**。

在工程实际应用中，一般选取采样频率

$$\omega_s \geq (4 \sim 10)\omega_{\max}$$

4、量化及量化误差

- 采样后得到的离散模拟信号本质上还是模拟信号必须经过量化过程，变成数字信号才能被计算机接受和处理。
- **量化过程**（简称量化）就是用一组数码（如8位或16位二进制码）来表示离散的模拟信号的大小。**量化是由A/D转换器完成的。**



- 计算机、D/A (A/D) 转换器，只能在一定精度条件下用有限的字长来表示数，从而造成误差，称为**量化误差**。
- 量化误差是量化过程中的固有误差，其大小与量化单位有关，即与数值的细分成程度有关。
- **量化单位**是指量化中二进制数的最低位(LSB)对应的模拟量的值。设 $f_{\max}$ 和 $f_{\min}$ 分别表示可被转化的模拟信号最大值和最小值，则量化单位 q 为：

$$q = \frac{f_{\max} - f_{\min}}{2^n}$$


n 为转换器的二进制字长（位数），**大多数A/D转换器量化误差为 $(\pm 1/2)q$**

2.2 I/O接口与计算机总线

1、工业控制计算机

- IPC（工业计算机）在硬件上，按照某种标准总线，设计制造出符合工业标准的主机板及各种I/O模板
- 控制系统的设计者只要选用或设计相应的功能模板，灵活地构成各种用途的计算机控制装置；
- 软件上，利用PC机系统软件和工具软件，编制或组态出相应的应用软件，完成对生产过程的集中控制与调度管理，并进一步向综合自动化网络化方向发展。

计算机控制系统装置




PCI-板卡




ISA-板卡


- 为了提高**IPC**的通用性、灵活性和扩展性，**IPC**采用模板化结构，即在一块无源的并行底板总线上，插接多个功能模板即组成了一台**IPC**的硬件装置。
- 除了构成计算机基本系统的**CPU**、**RAM/ROM**、主机、人机接口、磁盘系统、通信接口板外，还有**AI**、**AO**、**DI**、**DO**等工业**I/O**接口板可供选择。其选用的各个模板彼此通过**内部总线**相连，而由**CPU**通过总线直接控制数据的传送和处理。



基于总线的计算机结构（参考）



基于PCI Express总线的计算机结构（参考）




2、计算机总线

- **内部总线（也称为系统总线）**是IPC内部各组成部分进行信息传送的公共通道，是一组信号线的集合。常用的内部总线有**ISA总线**、**STD总线**、**PC104总线**，**PCI总线**以及**VME总线**等总线。

- **外部总线**是IPC与其它计算机或智能设备进行信息传送的公共通道。常用的外部总线有**RS-232C**、**RS-485**和**IEEE—488**通信总线等。

- **内部总线**是一块置于机箱内的**无源底板**上的多组并列插槽，各插槽上的同号引脚是电气相连的，从而完成插入槽内的各功能模板之间的信息传送。
- 内部总线对计算机设计者和用户都是十分重要的一种**设计标准**。采用总线标准设计、组装的计算机模板与设备的兼容性很强，因为接插件的**机械尺寸、各引脚的信号定义、逻辑关系、时序要求和驱动能力**等都遵守统一的总线标准。
- 由于历史的原因，存在着多种总线标准。目前工控领域里应用较多的总线包括：**STD总线、ISA总线、PCI总线**。



名称	ISA	EISA	STD	MCA	PCI
适用机型	80286,386,486系列机	386,486,586 IBM系列机	Z-80, IBM-PC系列机	IBM个人机与工作站	586个人机, PowerPC, Alpha工作站
最大传输率	8MB/s	33MB/s	2MB/s	33MB/s	133MB/s
总线宽度	8/16位	32位	8/16位	32位	32位
总线频率	8MHz	8.33MHz	2MHz	10MHz	33MHz
同步方式	半同步	同步	同步	异步	同步
地址宽度	24	32	24	32	32/64
负载能力	8	6	无限制	无限制	3
信号线数	98	143	56	109	120
64位扩展	不可	无规定	不可	可	可

ISA总线——PC/AT总线

- ISA总线（Industrial Standard Architecture，工业标准结构总线）也称为**AT总线**，它是在**XT总线**基础上扩充设计的16位总线，它把XT总线的62线信号扩充为98线，其寻址空间最大16 MB，操作速度为8MHz，数据传输率为16Mbps，
- ISA所扩充的36线信号主要用于寻址范围、数据位数、中断资源以及DMA传输资源的扩充。



B1	GND	IOCHCK	A1
B2	RESDRV	D ₇	A2
B3	+5V	D ₆	A3
B4	IRO ₉	D ₅	A4
B5	-5V	D ₄	A5
B6	DREQ ₂	D ₃	A6
B7	-12V	D ₂	A7
B8	OWS	D ₁	A8
B9	+12V	D ₀	A9
B10	GND	IOCHRDY	A10
B11	SMEMW	AEN	A11
B12	SMEMR	A ₁₉	A12
B13	IOW	A ₁₈	A13
B14	IOR	A ₁₇	A14
B15	DACK ₃	A ₁₆	A15
B16	DREQ ₃	A ₁₅	A16
B17	DACK ₁	A ₁₄	A17
B18	DREQ ₁	A ₁₃	A18
B19	REFSH	A ₁₂	A19
B20	CLK	A ₁₁	A20
B21	IRQ ₇	A ₁₀	A21
B22	IRQ ₆	A ₉	A22
B23	IRQ ₅	A ₈	A23
B24	IRQ ₄	A ₇	A24
B25	IRQ ₃	A ₆	A25
B26	DACK ₂	A ₅	A26
B27	TC	A ₄	A27
B28	ALE	A ₃	A28
B29	+5V	A ₂	A29
B30	14.3MHz	A ₁	A30
B31	GND	A ₀	A31

元 件 面			焊 接 面		
引脚号	信号名	说 明	引脚号	信号名	说 明
A ₁	IO CHCK	输入, IO 校验	B ₁	GND	地
A ₂	D ₇	数据信号, 双向	B ₂	RESETDRV	复位
A ₃	D ₆		B ₃	+5 V	电源+5 V
A ₄	D ₅		B ₄	IRQ ₉ [*]	中断请求 9, 输入
A ₅	D ₄		B ₅	-5 V	电源-5 V
A ₆	D ₃		B ₆	DRQ ₂	DMA 通道 2 请求, 输入
A ₇	D ₂		B ₇	-12 V	电源-12 V
A ₈	D ₁		B ₈	OWS [*]	零等待状态信号, 输入
A ₉	D ₀		B ₉	+12 V	电源+12 V
A ₁₀	IO CHRDY	输入, IO 就绪	B ₁₀	GND	地
A ₁₁	AEN	输出, 地址允许	B ₁₁	SMEMW	存储器写, 输出
A ₁₂	A ₁₉	地址信号, 双向	B ₁₂	SMEMR	存储器读, 输出
A ₁₃	A ₁₈		B ₁₃	IOW	接口写, 双向
A ₁₄	A ₁₇		B ₁₄	IOR	接口读, 双向
A ₁₅	A ₁₆		B ₁₅	DACK ₃	DMA 通道 3 响应, 输出
A ₁₆	A ₁₅		B ₁₆	DRQ ₃	DMA 通道 3 请求, 输入
A ₁₇	A ₁₄		B ₁₇	DACK ₁	DMA 通道 1 响应, 输出
A ₁₈	A ₁₃		B ₁₈	DRQ ₁	DMA 通道 1 请求, 输入
A ₁₉	A ₁₂		B ₁₉	REFRESH [*]	刷新周期指示, 双向
A ₂₀	A ₁₁		B ₂₀	CLK	系统时钟, 输出
A ₂₁	A ₁₀	地址信号, 双向	B ₂₁	IRQ ₇	中断请求, 输入
A ₂₂	A ₉		B ₂₂	IRQ ₆	
A ₂₃	A ₈		B ₂₃	IRQ ₅	
A ₂₄	A ₇		B ₂₄	IRQ ₄	
A ₂₅	A ₆		B ₂₅	IRQ ₃	
A ₂₆	A ₅		B ₂₆	DACK ₂	DMA 通道 2 响应, 输出
A ₂₇	A ₄		B ₂₇	TC	计数结束信号, 输出
A ₂₈	A ₃		B ₂₈	BALE	地址锁存信号, 输出
A ₂₉	A ₂		B ₂₉	+5 V	电源+5 V
A ₃₀	A ₁		B ₃₀	OSC	振荡信号, 输出
A ₃₁	A ₀		B ₃₁	GND	地

8位ISA总线信号定义

8位 ISA总线共有62条引脚信号

- **A0~A19**共20条地址线，用于对系统的内存或I/O接口寻址。
- **D0~D7**为8位数据总线，也是双向的，用来传送数据信息及指令操作码。
- **RESETDRV**为复位信号，高电平有效。加电或按复位按钮时，产生此信号对系统复位。
- **OSC**为振荡信号，由主时钟提供占空比为50%的方波脉冲，PC/XT机的典型使用频率为14.318 18 MHz。
- **BALE**是地址锁存信号，可以利用该信号的高电平锁存地址信号。

- **/IO CHCK** 是I/O通道校验信号，用来向CPU提供总线上的扩展存贮器或外部设备的奇偶校验信号。
- **I/O CHRDY**为I/O通道就绪信号。
- **IRQ3~IRQ7、IRQ9**为6个外部中断请求信号，由总线上的外部设备利用这些信号向CPU提出中断请求。
- **DRQ1~DRQ3**为3个通道的I/O设备DMA请求信号。
- **/DACK1~/DACK3** 为通道1到通道3的DMA响应信号，即DRQ1~DRQ3的响应信号。
- **/REFRESH** 为指示动态存贮器刷新周期信号。
- **AEN**是地址允许信号。
- **TC**为计数结束信号。
- **OVS**为零等待状态信号。
- **/IOW、/IOR**为I/O接口的写、读命令，低电平有效。
- **/SMEMW、/SMEMR**分别是小于1 MB空间存贮器的写、读命令，低电平有效。

19	MEMCS16	SBHE	1
20	IOCS16	SA ₂₃	2
21	IRQ ₁₀	SA ₂₂	3
22	IRQ ₁₁	SA ₂₁	4
23	IRQ ₁₂	SA ₂₀	5
24	IRQ ₁₅	SA ₁₉	6
25	IRQ ₁₄	SA ₁₈	7
26	DACK ₀	SA ₁₇	8
27	DREQ ₀	MEMR	9
28	DACK ₅	MEMW	10
29	DREQ ₅	SD ₈	11
30	DACK ₆	SD ₉	12
31	DREQ ₆	SD ₁₀	13
32	DACK ₇	SD ₁₁	14
33	DREQ ₇	SD ₁₂	15
34	+5V	SD ₁₃	16
35	MASTER	SD ₁₄	17
36	GND	SD ₁₅	18

元 件 面			焊 接 面		
引脚号	信号名	说 明	引脚号	信号名	说 明
C ₁	SBHE	高字节允许, 双向	D ₁	MEM CS16	存储器 16 位片选信号, 输入
C ₂	LA ₂₃	高位地址, 双向	D ₂	IO CS16	接口 16 位片选信号, 输入
C ₃	LA ₂₂		D ₃	IRQ ₁₀	中断请求, 输入
C ₄	LA ₂₁		D ₄	IRQ ₁₁	
C ₅	LA ₂₀		D ₅	IRQ ₁₂	
C ₆	LA ₁₉		D ₆	IRQ ₁₄	
C ₇	LA ₁₈		D ₇	IRQ ₁₅	
C ₈	LA ₁₇		D ₈	DACK ₀	DMA 请求与响应信号, 前者输入, 后者输出
C ₉	MEMR	存储器读, 双向	D ₉	DRQ ₀	
C ₁₀	MEMW	存储器写, 双向	D ₁₀	DACK ₅	
C ₁₁	SD ₈	数据总线高字节, 双向	D ₁₁	DRQ ₅	
C ₁₂	SD ₉		D ₁₂	DACK ₆	
C ₁₃	SD ₁₀		D ₁₃	DRQ ₆	
C ₁₄	SD ₁₁		D ₁₄	DACK ₇	
C ₁₅	SD ₁₂		D ₁₅	DRQ ₇	
C ₁₆	SD ₁₃		D ₁₆	+5 V	+5 V 电源
C ₁₇	SD ₁₄		D ₁₇	MASTER	主控, 输入
C ₁₈	SD ₁₅		D ₁₈	GND	地


AT总线信号定义

16位ISA(即AT)总线在XT总线基础上增加了一个36引脚的插槽，构成了16位ISA总线。

- **$SD_8 \sim SD_{15}$** 是新增加的高8位数据线。
- **$/SBHE$** 数据总线高字节允许信号。
- **$/MASTER$** 是新增加的主控信号。
- **$/MEM CS16$** 是存贮器的16位片选信号。
- **$/IO CS16$** 为接口的16位片选信号。

PCI总线（参考）

- PCI(Peripheral Component Interconnect, 设备部件互连)总线是一种高性能局部总线，它是1992年由Intel公司带头制定的设备总线标准支持**32位和64位数据传送**、多总线主控模块、线性猝发传输具有即插即用功能(Plug and Play, PnP)
- PCI总线工作频率为**33MHz和66MHz**，不受CPU工作频率限制，33MHz工作频率下，**32位**总线最高传送数据**133MB/s**，**64位**可达**266MB/s**
- 兼容性强、成本低



PCI总线信号

- ❑ PCI采用**数据线和地址线复用结构**，减少了总线引脚数，从而可节省线路空间，降低设计成本。目标设备可用47引脚，总线主控设备可用49引脚。
- ❑ PCI提供两种信号环境：**5 V和3.3 V**，并可进行两种环境的转换，扩大了它的适应范围。
- ❑ PCI对32位与64位总线的使用是透明的，它允许32位与64位器件相互协作。
- ❑ PCI标准允许PCI局部总线扩展卡和元件进行**自动配置**，提供了**即插即用**的能力。
- ❑ **PCI总线独立于处理器**，它的工作频率与CPU时钟无关，可支持多机系统及未来的处理器。

- PCI系统总线的信息交换是在**PCI Master设备**和**Target设备**之间进行的，总线操作由Master设备来发起，从设备不能启动PCI操作。
- PCI总线包括三种总线空间：**存储器空间、IO空间和配置空间**。其中**配置空间实现PCI设备的即插即用**，即设备可重定位的功能。这是每个PCI接口芯片必须实现的功能。
- PCI扩展卡的接口电路一般采用**PCI接口芯片**完成。PCI芯片可实现主设备功能逻辑，或从设备功能逻辑，或者两种功能都拥有。主设备可使板卡上的局部系统拥有主动控制PCI总线操作的能力，而从设备则只能被其他设备访问。

PCI-Expresss总线（参考）

- ❑ PCI-Express是新一代的总线和接口标准，它原来的名称为“**3GIO**”（**Third-Generation Input/Output, 第三代输入/输出总线**），由英特尔提出，英特尔的意思是它代表着下一代I/O接口标准。交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。
- ❑ PCI-Express目标全面取代现行的PCI和AGP，最终实现总线标准的统一。它的主要优势就是数据传输速率高，最高可达到**10GB/s**以上。
PCI-E 1.0 规范2002年发布，PCI-E 2.0 2007年发布，PCI-E 3.0 2010年发布

3、总线接口扩展技术（参考：微机原理及接口技术）

□ I/O端口及I/O操作

数据端口、状态端口、命令端口

□ I/O端口编址方式

存储器映象编址、I/O独立编址

□ I/O端口地址译码技术


译码方式：线选法、全译码法和部分译码

I/O端口地址译码电路信号：利用A0~A9、IOW、IOR等信号组合。利用AEN信号控制非DMA传送。

I/O端口地址译码举例1

固定地址译码

ISA总线信号
AEN为0，表示
非DMA地址，
即地址总线信
号由处理器产
生。




译码器输出 $\overline{Y}_0 \sim \overline{Y}_7$ 对应地址为： 03A0H~03A7H

$A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0 = 11\ 1010\ 0000 \sim 11\ 1010\ 0111$

I/O端口地址译码举例2

开关选择译码




当开关所有位闭合时，译码器输出 $\overline{Y}_0 \sim \overline{Y}_7$ 对应地址为：03E0H~03EFH

$A_{15} A_{14} \sim A_4 A_3 A_2 A_1 A_0 = 0000, 0011, 1110, 000x \sim 0000, 0011, 1110, 111x$

总线端口扩展

- 板选译码与板内译码
- 总线驱动及逻辑控制
- 端口及其读写控制




4 串行外部总线简介

- 计算机之间、计算机与远程终端、计算机与控制设备以及计算机与测量仪表之间的通信，多数情形下采用串行通信方式，物理层接口采用串行通信总线。
- 工业控制中常用串行通信总线标准主要有**RS-232C**、**RS-422/485**。
- **RS-232C**、**RS-422/485**是中小型工业控制系统的常用串行通信标准。

RS-232C

- ❑ RS-232C采用的是**不平衡传输方式**，即用单线传输信号，以地线作为信号的回路，接收器也是用单线输入信号。
- ❑ 由于采用不平衡传输方式中，信号线上所感应到的干扰和地线上的干扰将迭加后影响到接收信号。故传输速度和传输距离都有限。
- ❑ RS-232C的主要特性：
 - ✓ 数据的传输速率小于20Kbps
 - ✓ 传输距离小于15米；
 - ✓ 每个信号只有一根导线，信号线共用一个信号地线；




RS232 DB-9 Connector Pin Out


Pin #	Signal Name	Signal Description
1	CD	Carrier Detect
2	RXD	Receive Data
3	TXD	Transmit Data
4	DTR	Data Terminal Ready
5	GND	Signal Ground / Common
6	DSR	Data Set Ready
7	RTS	Request To Send
8	CTS	Clear To Send
9	RI	Ring Indicator

RS-232三线连接法

这是一种简单的RS-232C连线，只需2脚（TXD发送数据）→3脚（RXD接受数据）交叉连接以及信号地线连接即可。而将各自的RTS和DTR分别接到自己的CTS和DSR端，或者不连接。



(a)




(b)

RS-232传输电平（电气信号特性）

采用负逻辑

为了增加信号在线路上的传输距离和提高抗干扰能力，RS-232C采用较高传输电平、双极性、公共地和负逻辑。

状态	$-15V < V_1 < -3V$	$+3V < V_1 < +15V$
逻辑状态	1	0
信号条件	传号 (MARK)	空号 (SPACE)
功能	OFF	ON




RS-232电气标准—接口的电气特性

- 典型的RS-232信号在正负电平之间摆动，在发送数据时，发送端驱动器输出正电平在 $+5\sim+15\text{V}$ ，负电平在 $-5\sim-15\text{V}$ 电平。
- 接收器典型的工作电平在 $+3\sim+12\text{V}$ 与 $-3\sim-12\text{V}$ 。
- 由于发送电平与接收电平的差仅为 2V 至 3V 左右，所以其共模抑制能力差，再加上双绞线上的分布电容，其传送距离最大为约 15米 ，最高速率为 20kb/s 。
- **RS-232是为点对点**（即只用一对收、发设备）通讯而设计的，其驱动器负载为 $3\sim 7\text{k}\Omega$ 。所以RS-232适合本地设备之间的通信。

RS-232C电平与TTL电平之间的转换

- 计算机控制系统中一般采用TTL逻辑电平。逻辑“0”电平为 $0 \sim +0.8\text{V}$ ，逻辑“1”电平为 $+2.4 \sim +5\text{V}$ 。因此在TTL电路与RS-232C总线之间要进行电平的转换及正反逻辑的转换。
- MAX232**芯片是一个含有两路发送器和接收器的**RS-232C标准接口芯片**。芯片内部有一个电源电压变换器，可以把输入的 $+5\text{V}$ 电源电压变换为RS-232C输出电平所需的 $\pm 10\text{V}$ 电压。采用此芯片接口的串行通信系统只需单一的 $+5\text{V}$ 电源。




RS-422/RS-485


- RS-422/RS-485采用的是**平衡差分信号传输方式**，通过双绞线传输信号。信号在双绞线中自成回路不通过地线，接收器用双端差动方式输入信号，可区分0.2V以上电位差。
- 在平衡传输方式中，双绞线上所感应的干扰相互抵消，地线上的干扰不影响接收端。因此**平衡传输方式在抗干扰方面有较良好的性能**，并适合较远距离的数据传输。
- RS-422/RS-485的主要特性：
 - ✓ 支持**较高的数据传输速率**；
 - ✓ 支持**较远的传输距离**；
 - ✓ 制定了连接器的技术规范；
 - ✓ 通过提供平衡电路改进接口电器特性

RS-422/RS-485

- **RS-422**采用两对平衡差分电路，**全双工**传输电路。
- **RS-485**是**RS-422**的变形，采用一对平衡差分电路，**半双工**工作，发送电路必须由使能信号控制。
- **RS-485**用于多点互连时非常方便，可以省掉许多信号线。**RS-422**和**RS-485**的驱动 / 接收电路没有大的区别。**RS-485**标准允许最多并联32台驱动器和32台接收器。




RS422




RS485

RS-422/RS-485

- **半双工通信**（half-duplex communication）——指信息流可在两个方向上传输，但同一时刻只限于一个方向传输；



- **全双工通信**（full Duplex communication）——指收发设备能同时作双向通信。通信效率高，控制简单，但结构较复杂，成本较高。




RS-422/RS-485


□ RS-422/RS-485总线标准的数据线也是采用负逻辑。与RS-232C规定为-15V~+15V有所不同，逻辑电平标准规定为-6V~+6V。

□ RS-422和RS-485两种总线也需要专用的接口芯片完成电平转换。

MAX481系列和 **MAX488**系列分别是常用的单+5V电源的RS-485/RS-422收发器。



(a)MAX481E/483E/485E/487E/1487E



(b)MAX488E/490E



小结

□ 基本概念

- 输入输出通道
- 信号的采样
- 采样定理
- 量化及量化误差

□ I/O接口与总线技术

- 工业控制计算机
- 总线技术
- I/O接口扩展